26-04-2005

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

63299406

PUBLICATION DATE

06-12-88

APPLICATION DATE

29-05-87

APPLICATION NUMBER

62131715

APPLICANT: ASAHI KASEI MICRO SYST KK;


INVENTOR: ADACHI TOSHIO;

INT.CL.

H03H 19/00

TITLE

SWITCHED CAPACITOR FILTER



ABSTRACT :

PURPOSE: To reduce the size of a chip and current consumption, by arranging an attenuator consisting of a switched capacitor circuit having a capacitor charged/discharged by an analog switch, and an operational amplifier between a signal input terminal and a switched capacitor integrator.

CONSTITUTION: Assuming that the cut-off frequency of a primary low-pass filter LPF is sufficiently high compared with a required signal frequency and a passing area gain is 1/a (a>1), the primary low-pass filter LPF acts as an attenuator. Therefore, the output voltage V_{12} of the primary low-pass filter LPF is given as V_{12} =(1/a) V_{11} . And the output voltage V_{12} is effective in both clock phases ϕ_1 and ϕ_2 . In other words, by providing the attenuator consisting of the primary low-pass filter LPF, a ratio of a feedback capacity C15 to an input capacity C14 approaches to 1 by (a) times. Generally speaking, since a ratio Fc/Fs of a sampling frequency Fs to the cut-off frequency Fc is proportional to the ratio C14/C15 of the feedback capacity C15 to the input capacity C14, it goes to C14<C15 assuming that it is Fc<Fs.

COPYRIGHT: (C)1988,JPO&Japio

BEST AVAILABLE COPY

DOCUSHARE



BEST AVAILABLE COPY

⑲ 日本国特許庁(JP)

①特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-299406

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)12月6日

H 03 H 19/00

6903-5 J

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称

スイツチト・キャパシタ・フィルタ

②特 願 昭62-131715

❷出 願・昭62(1987) 5月29日

⑫発 明 者 安 達

敏 男

東京都千代田区有楽町1丁目1番2号 旭化成マイクロシステム株式会社内

⑪出 頤 人 旭化成マイクロシステ

東京都千代田区内幸町1丁目1番1号

ム株式会社

②代 理 人 弁理士 谷 義 一

明 相 長

1.発明の名称

スイッチト・キャパシタ・フィルタ

2.特許請求の範囲

1) 演領場器の出力端子と一方の入力調子とをキャパシタを介して接続し、信号入力端子に供給される信号を、当該信号の周波数より高い協被を開閉されるアナログスイッチにより充放でのなされるキャパシタを有するスイッチト・キャパシタ回路を介して前記一方の入力端子に供給し、前記他方の入力端子には予め定めた位を供給して構成したスイッチト・キャパシタ・フィルタにおいて、

前記周波数で開閉されるアナログスイッチにより充放型のなされるキャバシタを有するスイッチト・キャバシク回路および演算地幅器により構成した残変器を、前記信号入力端子と前記スイッチト・キャバシタな分器との間に配置し

たことを特徴とするスイッチト・キャバシタ・· フィルタ。

2) 前記級衰器は、必要としている周波数形域に 校べて十分に高い遮断周波数を有する一次低域 通過フィルタであることを特徴とする特許請求 の範囲第1項記載のスイッチト・キャバシタ・ フィルタ。

(以下、余白)

--87--

3.発明の詳細な説明

[産業上の利用分野]

本発明は、スイッチト・キャパシタ・フィルタ に関するものであり、更に詳細には、LSI に実装 する際に回路規模を縮小することのできるスイッ チト・キャパシタ・フィルタに関するものであ

[従来の技術]

スイッチト・キャパシタ・フィルタは、信号周波数より十分高い周波数でアナログスイッチを開閉してキャパシタの充放電を行うことで等価的抵抗を形成するスイッチト・キャパシタ回路を演算増幅器の一方の人力端子を共通電位に接続し、その演算増幅器の一方の入力端子と出力端子との間にキャパシタを接続して構成したスイッチト・キャパシタ抜分器を活本単位として、所型の周波数特性を変現するものである。

かかるスイッチト・キャパシタ・フィルタに用 いられるキャパシタの比は、フィルタの遮断周波

3

おいて、A1は複類増馏器、C1.C2 はキャバシタ、S1~S4は交互に生起するクロック位相の、または
か。で効作するアナログスイッチである。R1およびR2は抵抗であり、これら抵抗R1とR2により分圧
型の減衰器を構成する。Viは入力嫡子であり、Vi は出力嫡子である。スイッチS1~S4とキャバシタ C1とによりスイッチト・キャバシタ回路を構成 し、モのスイッチト・キャバシタ回路を構成 シタC2と演算増幅器A1とによりスイッチト・キャバシタ 扱分器を構成する。

Rsはレイアウト上生じる不所望の寄生抵抗である。ここで、容量CIとC2の容质比は、抵抗RIとR2が存在しないとしたときのキャパシタCIおよびC2の各容量値CI、およびC2、の容量比と次の関係が成り立つ。

$$\frac{C1}{C2} = \frac{R1 + R2}{R2} - \frac{C1'}{C2'} \tag{1}$$

すなわち、抵抗R1とR2の存在によって入力電圧 がR2/(R1・R2)倍になったので、入力電圧の実質的 な低下を抽償するため、キャパシタC1の値 数Fcとフィルタの標本化周波数Fsとの比に依存することが知られている。すなわち、Fsが高くなればなる程またはFcが低くなればなる程、容量比は大きくなり、その結果、デバイス面積が増大したり、液算増幅器の能力を向上させる必要がある。そこで、スイッチト・キャパシタ・フィルクの設計においては、かかる容量比を低く仰えることが必要である。

しかしながら、高い遮断周波数Fiiと低い遮断周波数Fiiを有するフィルタ系、例えば帯域通過フィルタ、あるいは特定の周波数の電源雑音の折り返しを避けるために標本化周波数を高く設定せざるを得ない場合などのように、容量比を低く抑えることができない場合もある。

従来、このような容量比の増大という問題を解 決するための一つの方法として、IEEE Journal of Solid State Circuits 註 1982 年 Vol. SC-17page1039 ~ Y.Kuraishi 氏らの論文に記載 の方法がある。

この方法を第5図を用いて説明する。第5図に

4

C1'を(R1+R2)/R2倍だけ大きくしたのである。その結果として、容量比が!に近づくのである。 【発明が解決しようとする問題点】

しかしながら、第5図の回路においては、入力電圧端子 V,から共通接地端子に至るまでの経路上

にレイアウト上遊けることのできない寄生抵抗 Rsが存在し、これによって誤妥が生ずる。さらに また、標本化周波数が高くなると、この寄生抵抗 Rsの存在によってキャバシタに対する充放電の時 間が長くなるという問題がある。

[問題点を解決するための手段]

上述した目的を達成するために、 本発明のスイッチト・キャパシタ・フィルタは、 演算増幅器の 出力端子と一方の入力端子とをキャパシタを介し

BEST AVAILABLE COPY

特開昭63-299406(3)

[作用]

上記稿成によれば、ある容量比の高いフィルタ郎は、スイッチト・キャパシク回路と演算相幅智とで構成した減衰器により、入力電圧は1/a 倍(a>1)になる。このため、かかる減衰器なしのときと同じフィルタ特性を実現するためには、フィルタ郎の入力容量値をa倍にすることになる。すな

わち、入力な量と帰還容量との比は小さくなり、 その結果として、容量比は小さくなる。従って、 本発明によれば、高い標本化周波数を用いた場合 であっても、低い遮断周波数のフィルタを容易に 構成できる。

[实版例]

以下図面を参照して本発明を詳細に説明する。

本発明のスイッチト・キャバシク・フィルクを 説明するために、そのスイッチト・キャバシタ・ フィルタの構成単位であるスイッチト・キャバシ ク様分階の一実施例を第1回に示す。なお、比較 のために従来のスイッチト・キャバシタ様分器の 例を第2回に示す。

7

V... に供給される信号の周波数より十分に高い周波数で切り扱わるものとする。

ここで、アナログスイッチ511 ~514 とキャバシタC11、アナログスイッチ517 ~520 とキャバシタC14、およびアナログスイッチ561 ~564 とキャバシタC16 は、それぞれ、スイッチト・キャバシタ回路を構成する。

第 1 図において、スイッチ S 1 1 ~ S 1 4 とキャバシタ C 11 によるスイッチト・キャバシタ 回路と、スイッチ S 1 5 . S 1 6 およびキャバシタ C 1 2 . C 1 3 によるスイッチト・キャバシタ 回路と、演算増幅器 A 1 1 とにより一次低域通過フィルタ L P F を構成する。

第 1 図において、スイッチ 517 ~ 520 とキャバシタ C14 によるスイッチト・キャバシタ 回路と液体 増幅器 A12 とキャバシタ C15 とは、第 2 図に示したスイッチ 561 ~ 564 とキャバシタ C16 によるスイッチト・キャバシタ 回路と液体 増幅器 A13 とキャバシタ C16 とによる 従来のスイッチト・キャバシタ 植分器と同様の 構成である。

9

A

すなわち、木発明による第1図のスイッチト・キャパシタ積分替は、液算増幅器All 、キャパシタCll ~Cll およびアナログスイッチ51』~Sl6からなる一次低域通過フィルタLPFと第2図に示す従来の積分器と同様の部分とから構成されている。

第 1 図において用いられている一次低域通過フィルタ LPF の遮断周波数が必要としている信号周波数がに比較して十分高く、かつその通過域利得が 1/e (a> 1)とすると、この一次低域通過フィルタ LPF は波装器として動作する。従って、一次低域通過フィルタ LPF の出力電圧 V .。 は次式で与え

$$V_{12} = \frac{1}{n} V_{11}$$
 (2)

なお、この出力電圧V., はクロック位相φ ,. φ, のいずれにおいても有効である。

第1 図の積分器の特性と第2 図の積分器の特性 を同じにするには、キャパシク C14 ~ C17 は次の 関係式を満足すればよい。

$$\frac{C14}{C15} = a \frac{C18}{C17} \tag{3}$$

その理由は、(2) 式で示すように、第1 図におけるスイッチ S17 への入力電圧、すなわち一次低域通過フィルタ LPF の出力電圧 V1.2 は第2 図の積分器の入力電圧 V1.1 の a 分の 1 になっているからである。すなわち、一次低域通過フィルタ LPF により構成した減衰器の存在によって、帰還容量 C15 と入力容量 C14 との比は a 倍だけ 1 に近づくことになる。一般に、標本化周波数 Faと 遮断周波数 Fcとの比 C14/C15 の比に比例するので、 Fc《 Faとすると、 C14 《 C15 となる。

本発明のスイッチト・キャパシタ・フィルタを 構成するスイッチト・キャパシク積分器の値の実 拡例を第3図に示す。第3図において、A21,A22 は演算増幅器、C21 ~C24 はキャパシタ、S21 ~ S28 はクロック位相φ1.またはφ2 で動作するア ナログスイッチである。V21 は入力端子、V22 は 出力端子である。

1 1

例を示す。

ここで、A31 ~A34 は演算増幅器、G31 ~G42 はキャパシタ、S31 ~S50 はクロック位相の」ま たはゆ 2 で動作するアナログスイッチである。 Va. は入力端子、Va.2 は出力端子である。

第 4 図において、演算増幅器A33.キャパシタC37 ~C39 、スイッチS39 ~S44 からなるブロックATT1および演算増幅器A34.キャパシタC40 ~C42、スイッチS45 ~S50 からなるブロックATT2はそれぞれ一次低域通過フィルタの構成をなす波衰器であり、それぞれの利得は容量比C37/C38 およびC40/C41 で決まる。

ここで、第4図の高域通過フィルタにおいて、 標本化周波数100KHz、遮断周波数100Hz を実現さ せるのに、減衰器ATT1およびATT2の容量比をそれ ぞれC37/C38 = C40/C4I = 1/5 とした時、すなわ ち減衰器の利得を0.2 とした時、必要とする単位 キャパシタの総数は136 となる。

一方、同じ特性のフィルタを実現するのに残衰 器ATT1およびATT2を用いない従来の高坂通過フィ ここで、第3図の積分器は、濃塊増縮器A21 と、キャバシタC21,C22 およびアナログスイッチ S21 ~S25 で構成したスイッチト・キャバシタ四 路とからなる掛算器の形態の凝萎器ATT と、演算 増価器A22 、キャバシタC23,C24 、アナログスイ ッチS26 ~S28 から構成され、第2図に示した後 分器と同様の部分とから構成されている。

この被姦器 ATT は、掛卸定数が C21/C22 であり、第1 図で説明した被養器 LPF と同じ働きをするものであり、同様にして容量比 C23/C24 を低液できる。ここで、第3 図における被養器 ATT は、クロックは、期間では、資準的研究 A21 の入出力端子がスイッチ S23 により短輪されるので、その出力は共通電位、すなわち、無出力としているため、次段の入力容量 C23 のクロック 周期に合わせる必要があるとともに、スルーレート (S1em rate) の大きな演算物幅器を使用する必要がある。

第4図に第1図示のスイッチト・キャパシタ積· 分器を用いて挑成した高級通過フィルタの一実施

1 2

ルタを用いた場合には、必要とする単位キャバシタの総数は 565 となり、第 4 図の回路の場合の 4 倍以上となる。これは、キャバシタのサイズのみならず、演算増級器の負荷が大きくなることも意味し、従って、演算増級器のサイズと消費電流をも大きくせざるを得ず、結果として、チップサイズの増大と共に消費電流の増加も招くことにな

[発明の効果]

以上から明らかなように、本発明のスイッチト・キャバシタ・フィルタによれば、スイッチト・キャバシタ回路網を用いた減衰器を組み合わせることにより、チップサイズの減少と共に消費・電流の低下を図ることができる。さらに、本発明では、用いている滅衰器の利得が容量比のみで決まるため、寄生抵抗や寄生容量など、レイアウトの制約で生する誤差が生じることはない。

4.図面の簡単な説明

第 1 図および第 3 図は本発明に係るスイッチ ト・キャパシタ・フィルタの基本単位を構成する スイッチト・キャパシタ積分器の裏施例を示す回 88回。

第2図および第5図は従来のスイッチト・キャ バシタ積分器の例を示す回路図、

第4図は木発明による高浅通過フィルタの一実 施例を示す回路図である。

A1.A11~A13.A21.A22.A31 ~ A34

…须鲜增幅器。

C1, C2, C11 ~ C17, C21 ~ C24, C31 ~ C42

… 容量、

\$1~\$4.511~\$29.531 ~\$50.581 ~\$84


…アナログスイッチ、

LPF …一次低域通過フィルタ、


ATT … 減衰器、

ATT1.ATT1 …一次低域通過フィルタ。


本発明に係るスイッチトキャバンタ積分器の実施例の回路図第 1 図



従来のスイッチト・キャパンタ積分器の例を示す回路図 第2図




従来のスイッチト・キャパシタ積分器の例を示す回路図 第 5 図



本発明に係るスイッチト・キャパンタ積分器の実施例の回路図第一3 図

BEST AVAILABLE COPY

特問昭63-299406(ア)



本発明による高域通過741/50実施例の回路図 第4図

THIS PAGE BLANK (USPTO)